在利用FPGA/CPLD进行逻辑电路设计时，综合后的结果是( )。